zurück zum Artikel

Der koreanische Chiphersteller Hynix will ab Ende dieses Jahres 512-MBit-Speicherchips mit 100-Nanometer-Strukturen in Serie produzieren.

Der koreanische Chiphersteller Hynix [1] will ab Ende dieses Jahres 512-MBit-Speicherchips mit 100-Nanometer-Strukturen in Serie produzieren. Die Entwicklung des Bausteins mit Double-Data-Rate-Schnittstelle sei abgeschlossen, zurzeit werde die Fertigung in den Werken Ichon im südokreanischen Chongju und in Eugene im US-Bundesstaat Oregon vorbereitet.

Der Speicherchip eigne sich für Taktfrequenzen von 133 MHz (DDR266), 166 MHz (DDR333) und 200 MHz (DDR400); im kommenden Jahr stehen auch Varianten mit 256 MBit und 1 GBit auf dem Plan. Die bisher von Hynix angebotenen 512-MBit-Chips [2] haben noch 0,15-µm-Strukturen.

Der maximale Hauptspeicherausbau ist bei den meisten aktuellen x86-Chipsätzen nur mit Speichermodulen aus 512-MBit-Chips erreichbar. Alle großen Speicherchipfirmen wie Elpida [3], Infineon [4], Micron, Samsung [5] oder eben Hynix fertigen bereits 512-MBit-Chips, aber wohl noch nicht in allzu großen Stückzahlen. Wegen der eingeschränkten Verfügbarkeit dieser DDR-SDRAM-Bausteine sind 1-GByte-Module aus sechzehn (oder 18 mit ECC) dieser Chips noch immer sehr teuer und für Privatkunden nicht immer leicht zu beschaffen. 512-MByte-DIMMs stellen die meisten Modulanbieter aus Kostengründen meist noch aus 16 (oder 18 mit ECC) 256-MBit-Chips her.

Aktuelle x86-Serverchipsätze von ServerWorks oder IBM unterstützen Registered DIMMs aus paarweise verschalteten 512-MBit-Chips (Stacked DIMMs). Diese bieten maximal 2 GByte Kapazität, damit lassen sich einige Serverboards auf bis zu 16 GByte RAM aufrüsten. Viele Desktop-Chipsätze, vor allem die Intel-Produkte für den Pentium 4, unterstützen aber überhaupt keine Registered DIMMs und lassen sich nur mit ungepufferten Modulen, also maximal 1-GByte-Riegeln aufrüsten.

Ab der zweiten Jahreshälfte 2003 erwartet man 1-GBit-Chips, aus denen sich ungepufferte 2-GByte-Riegel und Stacked DIMMs mit 4 GByte Kapazität herstellen lassen. Kaum einer der aktuell lieferbaren Desktop-Chipsätze unterstützt jedoch diese Riesenchips, für Server und Workstations werden aber bald passende Chipsätze erwartet.

Obwohl 1-GBit-Chips [6] und sogar 4-GBit-Chips [7] als Labormuster schon vor geraumer Zeit vorgestellt wurden, ist die Massenfertigung bezahlbarer Bausteine dieser Kapazität erst ab einer gewissen mimimalen Strukturgröße möglich. Die vergleichsweise große Siliziumfläche der Riesen-DRAMs würde sonst gar nicht in die standardisierten Gehäuse passen, außerdem wären die Signallaufzeiten zu lang für die aktuell nötigen Taktfrequenzen. Für 1-GBit-Chips lassen die JEDEC-Spezifikationen [8] dennoch längere Zugriffszeiten zu. (ciw [9])

URL dieses Artikels:
https://www.heise.de/-69595

Links in diesem Artikel:
[1] http://www.hynix.com/
[2] http://www.hynix.com/datasheet/eng/dram/dram_sub.jsp?RK=03&MS=511&ME=512&RAM_NAME=DDR%20SDRAM&SUB_RAM=512M
[3] https://www.heise.de/news/Elpida-kuendigt-DDR-II-Speicherchip-an-65610.html
[4] https://www.heise.de/news/JEDEX-Neue-1-und-2-GByte-Speichermodule-56573.html
[5] https://www.heise.de/news/Samsung-liefert-Muster-von-DDR-II-Speicherchips-Update-58046.html
[6] https://www.heise.de/news/1-GBit-Agreement-von-Infineon-und-IBM-update-18017.html
[7] https://www.heise.de/news/ISSCC-Samsung-stellt-4-GBit-Speicherchip-vor-35487.html
[8] https://www.heise.de/news/Neue-Spezifikation-fuer-DDR333-Speicherchips-65208.html
[9] mailto:ciw@ct.de

Copyright © 2002 Heise Medien