zurück zum Artikel

Der US-amerikanische DRAM-Spezialist Micron Technology kündigt für 2008 einen 1-GBit-Speicherchip mit besonders kleiner Siliziumfläche an.

Nach eigener Einschätzung hat Micron [1] den zurzeit kleinsten DRAM [2]-Chip mit 1 Gigabit (GBit) Speicherkapazität entwickelt, dessen 1.073.741.824 (oder 2³⁰) Speicherzellen (zuzüglich Reserve) sich auf lediglich 56 Quadratmillimetern zusammendrängen. Dazu reicht Micron ein 68-Nanometer-Fertigungsprozess aus, weil der Hersteller eine Speicherzellengröße von 6F² realisieren konnte; der Buchstabe F steht darin für die Feature Size, also die Größe der kleinsten in der jeweiligen Fertigungstechnik herstellbaren Strukturen. Andere DRAM-Hersteller arbeiten noch mit 8F²-Speicherzellen, dürften aber ebenfalls in den nächsten Generationen ihrer Produkte umsteigen – so sieht es auch die ITRS-Roadmap [3] vor.

Micron will DDR2-Versionen der neuen 1-GBit-SDRAMs ab Anfang 2008 in Serie fertigen, in der zweiten Hälfte kommenden Jahres sind dann DDR3-Varianten geplant.

Leider verraten die Chiphersteller die Die [4]-Größen ihrer Produkte nicht immer, doch Firmen wie Semiconductor Insights haben sich darauf spezialisiert, gegen gute Bezahlung genau solche Daten zu liefern. Zum Vergleich hier [5] die Daten eines 512-MBit-DDR2 [6]-SDRAM [7]s, dessen 8F²-Speicherzellen Hynix in einem 80-nm-Prozess fertigt: auch dieser Chip belegt 56 Quadratmillimeter Siliziumfläche (7,7 mm × 7,3 mm).

Mittlerweile fertigt Hynix allerdings bereits 1-GBit-Chips mit 60-nm-Strukturen und will Mitte 2008 auf 54-Nanometer-Technik umsteigen; dann sollen auch 2-GBit-Chips [8] mit diesen Strukturgrößen kommen.

Bei der Verkleinerung der DRAM-Strukturen müssen die Entwickler immer neue Hürden überwinden, damit die 1T1C-Speicherzellen (1 Transistor, 1 Kondensator) überhaupt noch zuverlässig funktionieren. Statt planarer Transistoren kommen heute durchweg 3D-Strukturen zum Einsatz, bei Samsung etwa S-RCAT [9]s. Und die Qimonda-Entwickler tüfteln daran, ihren Trench-Kondensator [10] mit der nötigen Kapazität von etwa 25 bis 30 Femtofarad zu bauen. Auf der IEDM 2006 hatte Qimonda einen 512-MBit-DRAM-Prototypen für die geplante 58-nm-Generation der Fertigungstechnik [11] vorgestellt, bei dem der Trench-Kondensator U-förmig ist (Extended U-Shape Cell Device, EUD). (ciw [12])

URL dieses Artikels:
https://www.heise.de/-170199

Links in diesem Artikel:
[1] http://www.micron.com/
[2] http://www.heise.de/glossar/entry/Dynamic-Random-Access-Memory-395584.html
[3] http://www.itrs.net/
[4] http://www.heise.de/glossar/entry/Die-398061.html
[5] http://www.semiconductor.com/resources/reports_database/view_report.asp?pid=4168
[6] http://www.heise.de/glossar/entry/DDR2-Speicher-395664.html
[7] http://www.heise.de/glossar/entry/Synchronous-Dynamic-RAM-398557.html
[8] https://www.heise.de/news/Samsung-will-2-Gigabit-DDR2-Chips-noch-2007-in-Serie-fertigen-174107.html
[9] https://www.heise.de/news/Samsung-kuendigt-70-Nanometer-Speicherchips-an-137993.html
[10] https://www.heise.de/news/Samsung-will-noch-2004-DRAM-Prototypen-mit-70-Nanometer-Strukturen-vorlegen-100209.html
[11] https://www.heise.de/news/Qimonda-erweitert-auch-die-Kooperation-mit-SMIC-165415.html
[12] mailto:ciw@ct.de

Copyright © 2007 Heise Medien